


AULA:

1. Teoria

Elencare le principali differenze tra Statement VHDL di tipo sequenziali e Statement VHDL di tipo concorrenti. Fare degli esempi che mostrano il loro utilizzo.

AULA:

2. Progetto Sistema Digitale



Progettare, con il metodo ASM, un sistema digitale sincrono che sia in grado di ricevere e trasmettere sequenze seriali, come specificato nel seguito.

Nella figura è rappresentata la parte già esistente del sistema, che dovrà essere **completata** della MSF di controllo e di tutti i collegamenti (ed eventualmente componenti) che risulteranno necessari (ma non è ammesso eliminare elementi dalla rete proposta).

Gli ingressi e le uscite del sistema sono le seguenti:

CLK Clock, attivo sui fronti di salita;

LINE Ingresso seriale:

OUTA Uscita seriale A;

OUTB Uscita seriale B:

Il Reset, attivo basso, inizializza il sistema *in modo asincrono* (predispone il sistema in attesa della prossima sequenza e azzerare le uscite OUTA e OUTB).

Le sequenze ricevute, e quelle trasmesse, sono costituite da pacchetti seriali di **quattro** bit. Il cambiamento dei bit in ingresso è sincrono con i fronti di salita del clock (ciascun bit rimane valido per un ciclo di clock). Ogni pacchetto inizia con il primo bit a "1" (bit di **start**) e termina con il quarto bit a "0" (bit di **stop**). In assenza di ricezione e/o trasmissione le linee LINE, OUTA e OUTB si

trovano al valore logico zero.

Sulla linea LINE, i due bit N_0 e N_1 successivi al bit di start, nell'ordine di ricezione, rappresentano un numero binario puro. Se il numero ricevuto è pari a 00, il sistema trasmette sull'uscita OUTA la sequenza 1010. Se il numero ricevuto è pari a 11, il sistema trasmette sull'uscita OUTB la sequenza 1100. Negli altri casi, le sequenze ricevute sono ignorate e non viene trasmesso nulla.

Inoltre, la trasmissione è effettuata dal sistema solo se il bit di stop è ricevuto correttamente a zero.

Si richiede di:

- 1) Completare l'architettura a blocchi del sistema, come già precisato in precedenza, indicando i collegamenti tra la MSF di controllo e i dispositivi utilizzati (ricordarsi di definire anche il collegamento del **Reset asincrono**);
- 2) Definire il diagramma ASM della MSF di controllo;
- 3) Tracciare un diagramma temporale che descriva il funzionamento del sistema, *iniziando con l'attivazione del Reset*, seguita dalla ricezione della sequenza **1 1 1 0** e la conseguente trasmissione (si riporti nel diagramma il tracciato di tutti i segnali significativi e **la successione degli stati**).
- 4) scrivere il codice VHDL del componente PISO attraverso una descrizione "STRUTTURALE".

Nota: Non sono ammesse soluzioni ottenute senza l'impiego del metodo ASM.

NOTE

I due registri a scorrimento PISO e SIPO rappresentati in figura lavorano sul fronte di salita del clock. La funzione di clear funziona in modo asincrono rispetto al clock e l'ingresso CL e' attivo basso.

Nel registro SIPO, i bit scorrono da sinistra a destra (IN→Q3→Q2→Q1→Q0).

Nel registro PISO, l'ingresso di Load è attivo basso e lavora in modo sincrono (ad ogni fronte attivo del clock: se Load=1, il registro scorre verso destra di un passo, caricando da sinistra degli zeri; se Load=0, il registro carica il dato parallelo predisposto sulle linee P3..P0). P0 è il primo bit ad uscire, nello scorrimento verso destra.

AULA:

